Ein aktueller technischer Beitrag eines chinesischen Entwicklers bietet eine detaillierte Anleitung zur Verwendung von Time-Sensitive Networking (TSN)-Hardwarefunktionen zur Lösung eines kritischen Problems bei EtherCAT-Master-Implementierungen: Übertragungsjitter, der durch die Betriebssystemplanung verursacht wird. Der Autor erklärt anhand von Rockchip RK3576/3588-Plattformen mit stmmac und IgH, wie man die EST (Enhanced Scheduled Traffic)-Gate-Steuerung und Launch Time von TSN konfiguriert, um das Timing der Frame-Übertragung direkt auf die PHC (Precision Time Controller)-Hardware der Netzwerkkarte auszulagern. Dieser Ansatz umgeht den OS-Scheduler und ermöglicht eine deterministische Frame-Zustellung und DC (Distributed Clocks)-Synchronisation, die für die Hochleistungs-Industrieautomation unerlässlich sind. Der Beitrag enthält praktische Konfigurationsdetails und Codeausschnitte, was ihn zu einer wertvollen Ressource für Embedded-Systems-Ingenieure und Entwickler der Industrieautomation macht, die an Echtzeit-Netzwerken arbeiten. Diese Technik ist besonders relevant für Anwendungen, die präzises Timing erfordern, wie Robotik, Bewegungssteuerung und Fabrikautomation.
Dieser Beitrag erklärt, wie man TSN-Hardwarefunktionen wie EST-Gate-Steuerung und Launch Time auf Rockchip RK3576/3588-Plattformen nutzt, um deterministische EtherCAT-Frame-Übertragung und DC-Synchronisation zu erreichen. Er adressiert das häufige Problem des OS-Scheduling-Jitters in EtherCAT-Mastern, indem das Timing auf die PHC-Hardware der Netzwerkkarte ausgelagert wird. Dies ist ein wertvoller technischer Einblick für Ingenieure, die an Echtzeit-Industriesteuerungssystemen arbeiten.