Dieser technische Artikel untersucht die Implementierung eines Hochgeschwindigkeits-Datenerfassungssystems unter Verwendung eines einheimischen FPGAs (EG4S20). Er behandelt die Integration eines Gigabit-Ethernet-TCP/IP-Stacks, eines 8-Kanal-1-MSPS-ADC (AD7606C) und SDRAM zur Datenpufferung. Das Design umfasst auch eine Python-basierte Host-Anwendung zur Datenvisualisierung und -steuerung. Der Autor bietet einen schrittweisen Ansatz für das Hardware-Software-Co-Design und adressiert Herausforderungen wie Clock-Domain-Übergänge und Datenflussmanagement. Dies ist eine wertvolle Referenz für Ingenieure, die an eingebetteten Systemen arbeiten, insbesondere für diejenigen, die sich für FPGA-basierte Vernetzung und Echtzeit-Datenverarbeitung interessieren. Der Artikel betont praktische Implementierungsdetails und ist sowohl für Lern- als auch für Produktionsumgebungen nützlich.
Ein detaillierter Leitfaden zur Implementierung von Gigabit-Ethernet-TCP/IP mit einem 8-Kanal-ADC und SDRAM-Pufferung unter Verwendung eines einheimischen FPGAs, einschließlich einer Python-Host-Schnittstelle.