Huawei hat auf der ISCAS 2026-Konferenz eine bahnbrechende Theorie vorgestellt, die als τ-Skalierung oder Taos Gesetz bezeichnet wird und einen grundlegenden Wandel in der Halbleiterskalierung vorschlägt. Anstatt sich wie beim Mooreschen Gesetz auf die Verkleinerung der Transistorgrößen zu konzentrieren, betont die τ-Skalierung die Optimierung der Chipgeschwindigkeit durch architektonische und materielle Innovationen. Dieser Ansatz könnte die Lebensdauer aktueller Fertigungsknoten verlängern, indem er Leistungssteigerungen gegenüber Dichtesteigerungen priorisiert. Die Theorie ist besonders relevant für KI-Beschleuniger und Rechenzentrumsprozessoren, bei denen Geschwindigkeit entscheidend ist. Obwohl Details noch rar sind, signalisiert die Ankündigung eine potenzielle neue Richtung für die Industrie, weg von der jahrzehntelangen Verfolgung der Miniaturisierung. Entwickler und Hardware-Ingenieure sollten auf weitere Veröffentlichungen des Huawei-Forschungsteams achten, um die praktischen Auswirkungen auf zukünftige Chipdesigns zu verstehen.
Huawei hat auf der ISCAS 2026 die τ-Skalierungstheorie (Taos Gesetz) vorgestellt, die einen Wechsel von der Miniaturisierung zur Geschwindigkeitsoptimierung im Chipdesign vorschlägt. Dies könnte Halbleiter-Roadmaps neu definieren und das Mooresche Gesetz in Frage stellen. Die Theorie konzentriert sich darauf, Chips schneller statt kleiner zu machen, mit Auswirkungen auf KI und Hochleistungsrechnen.