Este artículo técnico explora la implementación de un sistema de adquisición de datos de alta velocidad utilizando un FPGA doméstico (EG4S20). Cubre la integración de una pila TCP/IP Gigabit Ethernet, un ADC de 8 canales 1 MSPS (AD7606C) y SDRAM para el almacenamiento en búfer de datos. El diseño también incluye una aplicación host basada en Python para visualización y control de datos. El autor proporciona un enfoque paso a paso para el co-diseño de hardware y software, abordando desafíos como las transiciones de dominio de reloj y la gestión del flujo de datos. Esta es una referencia valiosa para ingenieros que trabajan en sistemas embebidos, particularmente aquellos interesados en redes basadas en FPGA y procesamiento de datos en tiempo real. El artículo enfatiza los detalles de implementación práctica, lo que lo convierte en un recurso útil tanto para entornos de aprendizaje como de producción.
Una guía detallada para implementar TCP/IP Gigabit Ethernet con un ADC de 8 canales y almacenamiento en búfer SDRAM utilizando un FPGA doméstico, incluida una interfaz host Python.