L'article 'Du réseau neuronal Python au RTL FPGA complet : génération automatisée du projet de chiffres manuscrits MNIST' présente une approche révolutionnaire de la co-conception matériel-logiciel. L'auteur décrit un pipeline qui prend un réseau neuronal basé sur Python entraîné sur le jeu de données MNIST et génère automatiquement du code RTL FPGA synthétisable. Cela inclut la quantification des poids, le mappage de l'architecture matérielle et la génération de bancs de test. L'innovation clé est l'élimination du codage RTL manuel, traditionnellement un goulot d'étranglement dans le déploiement de modèles d'IA sur des appareils périphériques. Le pipeline utilise des outils comme PyTorch pour l'entraînement, des scripts personnalisés pour la conversion modèle-vers-RTL et des outils de synthèse FPGA standard. La conception résultante atteint une reconnaissance de chiffres en temps réel avec une latence minimale. Pour les équipes d'ingénierie, cela représente une réduction significative du time-to-market pour les accélérateurs matériels d'IA. L'article aborde également des défis tels que les compromis de précision et l'optimisation de l'utilisation des ressources. Cette approche est particulièrement pertinente pour les applications dans l'IoT, les systèmes autonomes et l'informatique de périphérie à faible consommation.
Un pipeline automatisé complet qui génère du RTL FPGA à partir d'un réseau neuronal Python, permettant un déploiement matériel rapide des modèles d'IA.