Une étude récente de la communauté des développeurs chinois explore comment des contraintes de prompt variables influencent les performances des modèles d'IA dans la génération de code RTL FPGA. La recherche teste systématiquement différents niveaux de spécificité, de contexte et de formatage dans les prompts, révélant que des contraintes bien structurées améliorent considérablement la correction du code et les résultats de synthèse. Ce travail s'inscrit dans une tendance croissante où les ingénieurs matériels utilisent de grands modèles de langage pour accélérer les cycles de conception. Les résultats suggèrent que l'ingénierie des prompts n'est pas seulement cruciale pour les tâches logicielles, mais aussi pour la conception matérielle, où la précision et le respect des contraintes de timing sont primordiaux. Pour les développeurs et les responsables techniques à l'étranger, cela signale la nécessité de développer des meilleures pratiques pour le développement matériel assisté par IA, réduisant potentiellement le délai de mise sur le marché pour les circuits intégrés personnalisés.
Cette étude examine comment différentes contraintes de prompt affectent la qualité du code RTL FPGA généré par IA. Elle fournit des informations empiriques pour les ingénieurs utilisant des LLM dans les flux de conception matérielle, soulignant la nécessité de prompts structurés pour améliorer la précision et l'efficacité.