Huawei a présenté une théorie révolutionnaire lors de la conférence ISCAS 2026, baptisée τ-scaling ou loi de Tao, qui propose un changement fondamental dans la mise à l'échelle des semi-conducteurs. Au lieu de se concentrer sur la réduction de la taille des transistors comme le dicte la loi de Moore, le τ-scaling met l'accent sur l'optimisation de la vitesse des puces grâce à des innovations architecturales et matérielles. Cette approche pourrait prolonger la durée de vie des nœuds de fabrication actuels en priorisant les gains de performance par rapport à l'augmentation de la densité. La théorie est particulièrement pertinente pour les accélérateurs d'IA et les processeurs de centres de données où la vitesse est critique. Bien que les détails restent rares, cette annonce signale une nouvelle direction potentielle pour l'industrie, s'éloignant de la quête de miniaturisation vieille de plusieurs décennies. Les développeurs et ingénieurs matériels devraient surveiller les publications futures de l'équipe de recherche de Huawei pour comprendre les implications pratiques pour les conceptions de puces futures.
Huawei a annoncé la théorie τ-scaling (loi de Tao) à l'ISCAS 2026, suggérant un passage de la miniaturisation à l'optimisation de la vitesse dans la conception des puces. Cela pourrait redéfinir les feuilles de route des semi-conducteurs et remettre en question la loi de Moore. La théorie se concentre sur l'accélération des puces plutôt que sur leur réduction, avec des implications pour l'IA et le calcul haute performance.